Universidade Federal do Paraná
Setor de Tecnologia
Departamento de Engenharia Elétrica
Disciplina: Processamento Digital de Sinais
Professor:  Eduardo Parente Ribeiro

Alunos:      Anderson Mendes Jacopetti
                     Nestor Bragagnolo Filho
                     Ruwer P.  Molsato

Processamento Digital de Sinais em Telecomunicações
 

1. Introdução

Este trabalho visa demonstrar algumas aplicações de Processamento Digital de Sinais em  em telecomunicações.  Porém, dentro de uma vasta gama de possíveis aplicações, o foco principal foi a aplicação de Processamento Digital de Sinais em telefonia celular.

Desta forma, no trabalho são apresentados componentes funcionais de um telefone celular, especificados através do padrão CTIA IS-54. Para cada componente funcional, é mostrado o algoritmo utilizado, sua estrutura de dados,  e os detalhes de implementação.

2. Desenvolvimento:

Como mostrado em Figura 1, um telefone celular consiste no seguinte,:
  Um telefone dual-mode é capaz de operar em uma cela analógica ou uma cela dual-mode. Desta forma, tanto para transmissão como recepção ele pode operar em um sistema analógico por FM, ou através do sistema TDMA (digital time division multiple acess).
A transmissão digital é preferida, assim quando um sistema celular tem capacidade digital, a unidade móvel é colocada num canal digital primeiro. Se nenhum canal digital está disponível, o sistema celular nomeia um canal analógico.
O transmissor converte o sinal auditivo para uma freqüência de rádio (RF), e o receptor converte um sinal de RF para um sinal auditivo. A antena foca e converte energia de RF por recepção e transmissão no  espaço. O painel de controle serve como um mecanismo de input/output para o usuário; tem um keypad, um
display, um microfone, e uma caixa de som. O coordenador sincroniza a transmissão e recepção da unidade móvel.
 

 

A figura 2 mostra os componentes funcionais da parte digital do telefone celular dual-mode.
 
 
 

O transmissor converte sinais auditivos de baixo nível do microfone para sinais  de RF digitalmente  codificados através de processamento de  audio, processamento  digital de sinal, modulação, e amplificação de RF. O transmissor converte  64-kbps de modulação de código de pulso (PCM)  para uma taxa mais baixa, multiplexa as informações de controle, protege os dados de erros, e então passa os dados à seção de RF para modulação, amplificação, e transmissão. O coordenador insere mensagens de controle de sistema.

Processador  de Transmissão

Os sons do microfone são primeiramente ampliados,  passados por um filtro de antiliasing, e é amostrado a uma taxa de 8 kHz, para criar um fluxo de 64 kbps.
Tipicamente, nenhuma pre-ênfase é aplicada.
A Figura 3 mostra  os blocos funcionais da seção analógica. O padrão não propõe nenhum cancelador de eco específico; porém, recomenda-se  implementar um. O Processador de transmissão  inclui o  seguinte:
- Um amplificador.
- Um filtro de passabanda para evitar antialiasing.
- Um conversor analógico-digital. O padrão recomenda que ou você converta diretamente o  sinal analógico para um formato de PCM uniforme com uma resolução mínima de 13 bits ou converta o sinal analógico para uma amostra codec de 8-bit.

 

Codificador de Voz
 
O coder de fala reduz as taxas de dados, comprimindo os 64-kbps em 7.950-kbps. O  padrão IS-54  aceita um coder de fala chamado vector sum excited linear predicition (VSELP). Este algoritmo pertence a uma classe de coders de fala conhecida como code excited linear predictive coders (CELP). Esta classe usa bibliotecas de código para quantizar a excitação  de vetor  de sinal (residual). VSELP é uma variação do CELP.
Os  64 kbps de dados que entram são amostrados à uma taxa de 50 frames por segundo. Conseqüentemente, cada frame  contém 160 amostras e representa uma duração de 20 ms. Cada frame  é codificado em 159 pedaços. Conseqüentemente, a taxa das conversões é 50x159 = 7950 bps, como mostrado na  Figura 4.

O decodificador de fala utiliza duas bibliotecas de código separadas. Cada biblioteca de código tem um ganho independente. As duas excitações da biblioteca de código  são multiplicadas pelos ganhos correspondentes e somados para criar uma biblioteca de código combinada. Os parâmetros básicos são mostrados na Tabela 1.
 

Codificador de Canal

A função principal do codificador  de canal é proteger os dados contra o ruído e o enfraquecimento que são inerentes a um canal de rádio. O codificador realiza isto somando  bits extra ou redundantes. Quanto maior o número de bits redundantes,  mais alta a imunidade para interferência e mais baixa a taxa de erro.
O coder de canal protege os dados em quatro fases:

O primeiro dois são operações matemáticas, considerando que os último dois são abordagens de heuristic. O receptor executa uma operação inversa para determinar se erros aconteceram durante propagação. Na propagação de rádio, foi achado que o fading acontece em situações  localizadas no tempo e espaço. Como resultado, intercalando espaços em branco, expande-se o fluxo de dados por dois frames, porque é improvável que um erro localizado ocorra em dois frames sucessivos. Finalmente, os  dados são propagados em estouros.
Intercalando espaços em branco e geração de estouros , os multiplexadores de coder de canal controlam informação.  A Figura 5 mostra os componentes funcionais de um coder de canal.

Codificação Convolucional

Codificando convolucionalmente permite que se crie uma capacidade de correção de erro, através da   soma de redundância para as sequencias transmitidas. A codificação convolucional é implementada por registradores lineares feed-forward.
Um codificador convolutional é descrito pela taxa à qual dados entram no codificador  e a taxa a qual dados saem do mesmo. Por exemplo, um codificador com rate-1/2  implica que para todo 1 pedaço de dados que entrar no codificador, 2 pedaços deixam o mesmo. Quanto menor a relação, maior a redundância. Isto melhora a capacidade de proteção de erro.
Para reduzir a taxa de bits, não são todos os 159 pedaços de um frame que são protegidos. Só 77 destes bits, chamados de classe 1 , são protegidos. Os 82 bits restantes são chamados de classe 2 , e não são protegidos. Isto é mostrado na Figura 6.
 

 

Checagem de Redundância Cíclica
 
Dos 77 bits que são protegidos, foi achado que só 12 são altamente significantes. Conseqüentemente estes são protegidos usando uma  computação de redundância cíclica  de 7 bits antes que  eles sejam introduzidos no
codificador convolucional. Um CRC de 7 bits é computado dividindo os dados por uma constante especificada e transmitindo  o remanescente com os dados. O receptor descobre erros comparando o remanescente recebido com isso que calculou.
O polinômio de gerador seguinte é usado para o CRC:

gCRC(X) = 1 + X + X 2 + X 4 + X 5 + X 7

O polinômio de paridade, b(X), é o remanescente da divisão do polinômio de entrada pelo gerador polinomial como mostrado abaixo:

a(X)*X 7 / gCRC(X) = q(X) + b(X)/gCRC(X)

onde q(X) é o quociente da divisão e b(x) é o remanescente. O quociente é descartado, e só os bits de paridade identificados em b(X) são codificados para transmissão. Para facilitar o coder convolucional, estes bits são colocados na linha dos bits de classe 1.

Em resumo, como mostrado em Figura 7, proteção de erro soma 101 pedaços todo 20 ms, ou um 5050 bps adicionais.

Intercalando Espaços em Branco
 
Como explicado antes, os dados de cada frame são divididos e esparramados por duas aberturas de transmissão. Isto é feito porque enfraquecendo o sinal (fading)  poderia-se destruir um frame, mas é improvável que destruirá dois frames em sucessão. Como resultado, nem todos os pedaços de um frame de fala estão perdidos devido a uma falha. A Figura 8 mostra como intercala-se espaços em branco, sendo  x, y, e z frames de voz.

A Tabela 4 mostra como  intercala-se espaços em branco quando y é a armação atual e x é a armação prévia. Note que no dados de fala colocados através de colunas.


 

Os 159 bits de um frame de fala são classificados como classe 1 e classe 2; os  dados são colocados de tal forma que os bits classe 2 mixados com classe 1. Os bits de classe 2 são colocados consecutivamente e ocupam as seguintes localizações numeradas:
 
 
0 26 52 78
93 129
130 156 182 208
223 259
 

 
Multiplexador de Sinais de Controle
 
Os sinais de controle são somados a informação intercalada. O Controle de  informações inclui
- Controle de canal associado lento (SACCH)
- Controle de canal associado rápido(FACCH)
- Código de cor de verificação digital (DVCC)
- Palavra de sincronização (SYNC)

A Figura 9 mostra como toda essa  informação  de controle é multiplexada.

 

Controle de canal associado lento (SACCH) é um canal de sinalização em paralelo com o caminho de fala usado para transmissão de mensagens de controle entre a base e a unidade móvel. 12 bits são reservados para SACCH e são transmitidos continuamente.
Controle de canal associado rápido (FACCH) é um canal de sinalização usado para transmissão de mensagens de controle e supervisão. As mensagens FACCH não são mixadas com os bits de informação, mas os substituem quando necessário.
Código de cor de verificação digital (DVCC) é um 8-bit código que é enviado pela estação base à unidade móvel  e é usado para gerar código de cor de verificação digital codificado (CDVCC). CDVCC é um campo de 12 bit que  inclui o 8-bit DVCC; CDVCC é enviado em cada abertura da estação básica para a unidade móvel e vice-versa. O CDVCC é usado pelo receptor distinguir o canal de tráfico atual de co-canais de tráfico.
Palavra de sincronização (SYNC) é um campo de 14 simbolos que é usado para sincronização de abertura, setup de equalizador,
e identificação de abertura de tempo.
 

Gerador de Estouro

Depois que o dados foram comprimidos e protegidos, o fluxo de bits está comprimido (em tempo só) em um formato de estouro. A  Figura 10 mostra como os dados estão comprimidos e alinhados no tempo  para permitir enviar os dados usando um-terço dos 48.6-kbps  do canal.

Transmissor Pi/4 Modulador de DQPSK e Amplificador de RF

Os 48.6-kbps de dados são agora introduzidos num differential quaternary phase-shift keying (DQPSK). Este modulador de fase agrupa dois bits de cada vez para criar um símbolo. Isto resulta em quatro níveis de modulação, como mostrado na Figura 11. Conseqüentemente, o nome quaternário. O termo diferencial é usado porque símbolos são transmitidos como mudanças de fase relativas, em lugar de valores de fase absolutos.

A Figura 11 mostra que para certas transições, a origem terá que ser cruzada. Isto implica que  a força aplicada no decodificador será 0 quando a origem é cruzada; isto pode ter um impacto de indesejável nos filtros. Para aliviar isto, um esquema pi/4 é usado. Isto é mostrado na Figura 12. As transições neste esquema são qualquer uma +/–45 graus ou +/–135 graus, e a origem nunca é atravessada em transição de um estado para outro.
Isto resulta em oito pontos no círculo, como mostrado na Figura 12.

Na Figura 13 mostra como os dados seriais de entrada são apresentados agora como dados paralelos de 2 bits e levados aos multiplicadores depois da conversão digital-analógica. Como dois conversores digital-analógicos (DACs) são necessários, eles às vezes estão chamados de dual DACs. Sinais binários variam os sinais de fase-trocados através dos  multiplicadores. Filtros limitam a resposta de impulso dos sinais binários para assegurar que o portador de RF ocupa  o bandwidth alocado. Os dois sinais são somados então junto para formar o portador final fase-trocado (phase-shifted). A conversão da banda base para RF (quer dizer, tradução de freqüência do portador modulado) é tipicamente elevado em várias fases para alcançar os 800-MHz.

Amplificador de RF

O amplificador de RF impulsiona o sinal RF-modulado para níveis de saída, como especificado pela  estação base. Ao contrário da  transmissão analógica que usa FM o amplificador de RF, o portador de DQPSK deve ser linear. Em FM, amplificadores classe C push-pull não lineares são usados para propósitos de amplificação. Estes amplificadores de não lineares são eficientes (aproximadamente 50%) para conservar energia. Porém, não podem ser usados amplificadores não lineares em DQPSK, porque eles causariam distorção de fase. Amplificadores lineares usados para DQPSK são menos eficientes (30%). A Figura 14 mostra um amplificador de RF.

 
Enquanto um duplexador é requerido para a seção analógica do telefone de dual-mode, não é requerido para a porção digital, porque neste caso o transmissor e o receptor não operam simultaneamente. Um simples  interruptor PN é o bastante para isolar o receptor do transmissor e permite remover o duplexador da  porção digital. Removendo o duplexador somou benefícios: quando sinais de DQPSK são atravessados um duplexador, uma distorção de fase acontece por causa do retardo de grupo (group delay); além disso há alguma perda de potência que requer um amplificador mais forte. Conseqüentemente, removendo o duplexador  reduz-se o consumo que estende a vida da bateria da unidade móvel.
  O receptor funciona na ordem seguinte: O receptor consiste em vários componentes funcionais: Receptor Amplificador de RF

Esta seção do receptor amplia o DQPSK de baixo nível de RF em niveis de potência tão fracos quanto alguns  picowatts (~116 dBm). O amplificador de RF aumenta este RF fraco para um sinal a um alcance executável antes de alimenta-lo para a seção do misturador. O receptor amplificador de RF é um amplificador broadband de RF que tem um ganho variável controlado por um controlador de ganho automático (AGC). O AGC compensa para o grande alcance dinâmico o sinal recebido que é aproximadamente 70 dB. O AGC também reduz o ganho do amplificador RF de forma que o sinal de entrada aumente, nenhuma distorção devido a extenuar o receptor acontece (overdriving). A Figura 15 mostra a parte RF do receptor.

Misturador

A freqüência do portador recebido está no alcance de 869–894 MHz. Não é econômico demodular diretamente este sinal de RF para esta faixa de freqüência. Tipicamente, o sinal recebido passa até um nível mais baixo de freqüência, chamado de freqüência de intermédio (IF), misturando isto com um oscilador local (vide Figura 2). A fonte do oscilador pode ser variada de forma que o IF é uma freqüência constante que simplifica o projeto do amplificador IF. Tipicamente, uma segunda  mistura é feita, o resultado do primeiro IF com outra fonte de oscilador para produzir uma mais baixa freqüência que a do primeiro IF. Uma mais baixa freqüência suporta o uso de filtros de banda estreita.

Demodulator

Um demodulator de DQPSK extrai dados do sinal IF. Tipicamente, um oscilador local com uns 90-graus de sinal de fase-trocada é utilizado. O demodulador determina qual ponto de decisão é movido para a outra fase; determina então qual símbolo é transmitido calculando a diferença entre a fase atual e a última fase (observe que o transmissor é um modulador diferencial).
Uma vez que o símbolo foi identificado, o próximo passo é decodificar os dois bits. Porém, devido a ruído, efeitos Doppler, e fading Rayleigh, o sinal deve ser compensado ou deve ser igualado. O fading  acontece quando o mesmo sinal de RF chega ao receptor em momentos diferentes por causa de caminhos múltiplos causados por reflexões. O efeito de Doppler é causado pelo movimento do transmissor relativo ao sinal recebido. O efeito Doppler  causa variação da freqüência recebida em proporção à velocidade à qual a unidade móvel está movendo; isto implica que a seção de equalização de um sistema de comunicação pessoal (PCS) necessita compensar a velocidade em que o usuário se desloca, mesmo quando viaja a velocidades veiculares mais altas.

Equalizador

O equalizador é efetivamente um filtro inverso da distorção de canal. Sabendo-se que o canal de RF não é constante (como um canal de wireline é assumido que é), é necessário rastrear ou adaptar-se  ao canal de RF variável. Conseqüentemente  o nome equalizador adaptável.
A especificação IS-54 não recomenda um algoritmo de equalizador específico. No momento, duas classes de  equalizadores são populares:
 O equalizador de realimentação de decisão (DFE)
 O estimador de máxima probabilidade de sucessão (MLSE)
A Figura 16 mostra um exemplo MLSE equalizador adaptável [4]. Ele opera adaptado a um modo de treinamento ao começo de cada estouro, como também em um modo de localização durante a detecção de mensagem. Inclui um filtro emparelhado e um processador de Viterbi modificado. O equlizador na Figura 16 é usado pelo sistema de GSM europeu mas é  semelhante aos usados na América do Norte.

Depois da demodulação e da filtragem passa-baixo, os componentes x(t) e y(t) são amostrados e convertidos em  A/D , com uma freqüência igual à taxa de bits. Então as amostras são filtradas por filtro digital N-tap transversal que aproxima o filtro emparelhado (MF) mostrado.  Teoricamente, um MF faz o receptor insensível para o portador , e fases de clock são usadas na  demodulação e no teste do sinal recebido, contanto que os coeficientes de MF sejam ajustados corretamente e o tempo seja bastante para incluir todas as respostas de impulso de canal. Note que as pulsações de produção de modulador são esparramadas no período de três bits. Tipicamente, N = 6 parecem bastar. A produção de amostras de saída MF são processadas finalmente de acordo com o processador de Viterbi modificado que opera em vários estados S = 2N–1. A complexidade do processador Viterbi  varia exponencialmente com respeito a N.

Decodificador de Canal

· decodificador de canal descobre erros no fluxo de bits, demultiplexa os dados de controle, e alimenta os dados para o decodificador de fala. Isto é mostrado na Figura 17. Se são descobertos erros, uma estratégia de máscara é usada (bad frame-masking strategy).

Os trabalhos de decodificador de canal nas fases seguintes:
  Controle dos sinais de demultiplexação

Fala, SACCH, FACCH, e dados de DVCC são  demultiplexados para separar
a várias informações de sinalização. SACCH e dados de DVCC simplesmente são demultiplexados dirigindo os bits dedicados de cada estouro para as localizações de controlar-processo. Fala e demultiplexação de FACCH porém, é mais desafiadora. Considerando que dados de FACCH podem substituir dados de fala qualquer hora a, dados de FACCH são extraídos tentando descobrir erros em dados de fala primeiro. Se o CRC parece estar correto decodificado de uma abertura de fala, os dados são direcionados à seção de codec de fala. Quando o CRC está em erro, o dados então são decodificados como uma mensagem de FACCH. Se o CRC parece estar correto, esta mensagem de FACCH é direcionada a sua localização chamar-processando.
 
Detector de erro

Palavras de DVCC são detectoras de erro, comparando o DVCC nomeado para determinar interferência de canal, e o enviado para ser ecoado na estação base.
O decodificador de canal provê informação de BER e RSSI quando comandado pela estação base. Esta característica é chamada MAHO

Estratégia de Bad Frame-Masking
 
A Estratégia de Bad Frame-Masking está baseado em uma  máquina de 6 estágios. Em todo decodificar de uma armação de fala, a máquina de estado pode mudar estados. Acontece freqüentemente no estado 0 e implica que a comparação de CRC seja certa. O estado 6 possui seis frames concecutivos que  checam se há falha no CRC. A ação tomada em  cada destes estados varia. Em estado 0, nenhuma ação. Estados 1 e 2 são simples frames repetidos. Estados 3, 4, e 5 repetem e atenuam a fala. Estado 6 faz com que seja muda a fala. Uma descrição detalhada da ação que corresponde a cada estado segue:
 

Alternativamente, ruído de conforto poderia ser inserido em lugar do sinal de fala.

Decodificador de fala

O decodificador de fala, VSELP, converte os 7950-bps de  dados em 64-kbps dados de PCM. Em condições pobres de rádio, o desempenho de VSELP foi mostrado para ser superior ao celular analógico. Isto é principalmente devido à proteção de erro  e  a capacidade de descoberta  de erro que são tornadas possível através de técnicas digitais.
Quando frames de fala estão perdidos por causa de erros e não são corrigidos, o coder de fala repete o prévio emoldure  de informação. Se o número de fala perdida sucessiva  aumenta, um emudecer gradual é aplicado.  Assim, os frames em brancos são preenchidos usando as características da orelha humana.
Quando o dados de usuário não são nenhuma fala, mas  dados de computador ou fac-símile, então o decodificador de fala é evitado automaticamente.

Adaptativo Espectral Pós-Filtro

A qualidade de perceptual da fala sintética pode ser aumentada usando um postfilter espectral adaptável como  o passo de processo final. A forma do postfilter é:
 
 

 

Interface auditiva

A produção do coder de fala, um 64-kbps, é introduzida à interface auditiva na qual consiste as fases seguintes:
1. Conversão digital-para-analógica
2. Filtro de reconstrução
3. Ajuste de nível de recepção
O filtro de reconstrução minimiza os transientes de passo causados pelo conversor de D/A. A sensibilidade do nível de recepção é definida sensibilidade de forma que um valor de 24 no campo R0, a energia de frame, resulte num nível acústico de ao menos 97 dB no transducer quando medido por uma orelha artificial. R0 igual a 24 representa a energia de frame comum durante uma armação que está abaixo 18 dB do máximo da escala.

Este trabalho pode demonstrar de forma breve o funcionamento  de uma estação móvel celular digital. A aplicação de Processamento Digital de Sinais é enfatizada através da descrição de algoritmos e aspectos de implementação de cada função. Desta forma foi possível mostrar uma visão geral de cada blocos funcionais do sistema de telefonia celular.